1本年度报告摘要来自年度报告全文，为全方面了解本公司的经营成果、财务情况及未来发展规划，投资者应当到网站仔细阅读年度报告全文。

  公司已在本报告中描述可能存在的相关风险，敬请查阅本报告“第三节 管理层讨论与分析”之“四、风险因素”。

  3本公司董事会、监事会及董事、监事、高级管理人员保证年度报告内容的真实性、准确性、完整性，不存在虚假记载、误导性陈述或重大遗漏，并承担个别和连带的法律责任。

  5安永华明会计师事务所（特殊普通合伙）为本公司出具了标准无保留意见的审计报告。

  公司2021年度利润分配方案为：以实施权益分派股权登记日登记的总股本扣除公司回购专用账户上已回购股份后的股份余额为基数，每10股派发现金红利3.00元（含税）。截至2022年3月31日，公司的总股本1,132,824,111股，其中回购专用账户的股数为3,873,000股，因此本次拟发放现金红利的股本基数为1,128,951,111股，合计拟派发现金红利338,685,333.30元（含税）。此外，2021年度，公司通过集中竞价方式回购股份的金额为300,020,229.56元（不含印花税、交易佣金等交易费用）。综上，本年度公司涉及现金分红的总额为638,705,562.86元（含税），占合并报表中归属于上市公司股东净利润的比例为77.03%。本次利润分配不送红股，不进行公积金转增股本。

  如在实施权益分派的股权登记日前公司总股本发生变动的，公司拟维持每股分配比例不变，相应调整分配总额。

  公司是一家国际领先的数据处理及互连芯片设计企业，致力于为云计算和AI领域提供高性能、低功耗的芯片解决方案，目前企业具有两大产品线，互连类芯片产品线和津逮?服务器平台产品线。其中，互连类芯片产品最重要的包含内存接口芯片、内存模组配套芯片、PCIe Retimer芯片，津逮?服务器平台产品有津逮?CPU和混合安全内存模组（HSDIMM?）。同时，公司正在研发AI芯片。

  内存接口芯片是服务器内存模组（又称“内存条”）的核心逻辑器件，作为服务器CPU存取内存数据的必由通路，其最大的作用是提升内存数据访问的速度及稳定性，满足服务器CPU对内存模组日渐增长的高性能及大容量需求。内存接口芯片需与内存厂商生产的各种内存颗粒和内存模组进行配套，并通过服务器CPU、内存和OEM厂商针对其功能和性能（如稳定性、工作速度和功耗等）的全方位严格认证，才能进入大规模商用阶段。因此，研发此类产品不仅要攻克内存接口的核心技术难关，还要跨越服务器ECO的高准入门槛。

  现阶段，DDR4及DDR5内存接口芯片按功能可分为两类：一是寄存缓冲器（RCD），用来缓冲来自内存控制器的地址、命令、控制信号；二是数据缓冲器（DB），用来缓冲来自内存控制器或内存颗粒的数据信号。RCD与DB组成套片，可实现对地址、命令、控制信号和数据信号的全缓冲。仅采用了RCD芯片对地址、命令、控制信号进行缓冲的内存模组通常称为RDIMM（寄存双列直插内存模组），而采用了RCD和DB套片对地址、命令、控制信号及数据信号进行缓冲的内存模组称为LRDIMM（减载双列直插内存模组）。

  公司凭借具有自主知识产权的高速、低功耗技术，长期致力于为新一代服务器平台提供符合JEDEC标准的高性能内存接口解决方案。随着JEDEC标准和内存技术的发展演变，公司先后推出了DDR2 - DDR5系列内存接口芯片，可应用于各种缓冲式内存模组，包括RDIMM及LRDIMM等，满足高性能服务器对高速、大容量的内存系统的需求。目前，公司的DDR4及DDR5内存接口芯片已成功进入国际主流内存、服务器和云计算领域，并占据全球市场的重要份额。

  DDR4世代的内存接口芯片产品目前仍是市场的主流产品，报告期内以DDR4 Gen2 Plus子代为主。公司DDR4内存接口芯片子代产品及其应用情况如下：

  DDR5是JEDEC标准定义的第5代双倍速率同步动态随机存取存储器标准。与DDR4相比，DDR5采用了更低的工作电压（1.1V），同时在传输有效性与可靠性上又迈进了一步，其支持的最高速率可能超过6400MT/S，是DDR4最高速率的2倍以上。

  2021年第四季度，公司研发的DDR5第一子代内存接口芯片成功实现量产。公司DDR5内存接口芯片产品及其应用情况如下：

  （1）DDR5第一子代RCD芯片支持双通道内存架构，命令、地址和控制信号1：2缓冲，并提供奇偶校验功能。该芯片符合JEDEC标准，支持DDR5-4800速率，采用1.1V工作电压，更为节能。该款芯片除了可作为中央缓冲器单独用于RDIMM之外，还可以与 DDR5 DB芯片组成套片，用于LRDIMM，以提供更高容量、更低功耗的内存解决方案。

  （2）DDR5第一子代DB芯片是一款8位双向数据缓冲芯片，该芯片与DDR5 RCD芯片一起组成套片，用于DDR5 LRDIMM。该芯片符合JEDEC标准，支持DDR5-4800速率，采用1.1V工作电压。在DDR5 LRDIMM应用中，一颗DDR5 RCD芯片需搭配十颗DDR5 DB芯片，即每个子通道配置五颗DB芯片，以支持片上数据校正，并可将数据预取提升至最高16位，从而为高端多核服务器提供更大容量、更高带宽和更强性能的内存解决方案。

  根据JEDEC标准，DDR5内存模组上除了内存颗粒及内存接口芯片外，还需要三种配套芯片，分别是串行检测集线器（SPD）、温度传感器（TS）以及电源管理芯片（PMIC)。

  2021年第四季度，公司与合作伙伴共同研发的DDR5第一子代内存模组配套芯片成功实现量产。公司DDR5内存模组配套芯片产品及其应用情况如下：

  公司与合作伙伴共同研发了DDR5第一子代串行检测集线器（SPD），芯片内部集成了8Kbit EEPROM、I2C/I3C总线集线器（Hub）和温度传感器（TS），适用于DDR5系列内存模组（如LRDIMM、RDIMM、UDIMM、SODIMM等），应用场景范围包括服务器、台式机及笔记本内存模组。SPD是DDR5内存模组不可或缺的组件，也是内存管理系统的关键组成部分，其包含如下几项功能：

  第一，其内置的SPD EEPROM是一个非易失性存储器，用于存储内存模组的相关信息以及模组上内存颗粒和相关器件的所有配置参数。根据JEDEC的内存规范，每个内存模组都需配置一个SPD器件，并按照JEDEC规范的数据结构编写SPD EEPROM的内容。主板BIOS在开机后会读取SPD内存储的信息，并根据读取到的信息来配置内存控制器和内存模组。DDR5 SPD数据可通过I2C/I3C总线访问，并可按存储区块（block）进行写保护，以满足DDR5内存模组的高速率和安全要求。

  第二，该芯片还可当作I2C/I3C总线集线器，一端连接系统主控设备（如CPU或基板管理控制器（BMC）），另一端连接内存模组上的本地组件，包括RCD、PMIC和TS，是系统主控设备与内存模组上组件之间的通信中心。在DDR5规范中，一个I2C/I3C总线个集线个内存模组），每个集线器和该集线器管理下的每个内存模组上的本地组件都被指定了一个特定的地址代码，支持唯一地址固定寻址。

  第三，该芯片还内置了温度传感器（TS），可连续监测SPD所在位置的温度。主控设备可通过I2C/I3C总线从SPD中的相关寄存器读取传感器检验测试到的温度，以便于进行内存模组的温度管理，提高系统工作的稳定性。

  公司与合作伙伴共同研发了DDR5第一子代高精度温度传感器（TS）芯片，该芯片符合JEDEC规范，支持I2C和I3C串行总线服务器RDIMM和LRDIMM内存模组。TS作为SPD芯片的从设备，可以工作在时钟频率分别高达1MHz I2C和12.5MHz I3C总线上；CPU可经由SPD芯片与之进行通讯，以此来实现对内存模组的温度管理。TS是DDR5服务器内存模组上重要组件，目前主流的DDR5服务器内存模组配置2颗TS。

  公司与合作伙伴共同研发了符合JEDEC规范的DDR5第一子代低/高电流电源管理芯片（PMIC）。该芯片包含4个直流-直流降压转换器，两个线性稳压器（LDO，分别为1.8V和1.0V），并能支持I2C和I3C串行总线服务器RDIMM和LRDIMM内存模组。PMIC的作用主要是为内存模组上的其他芯片（如DRAM、RCD、DB、SPD和TS等）提供电源支持。CPU可经由SPD芯片与之进行通讯，以此来实现电源管理。低电流电源管理芯片应用于DDR5服务器较小电流的RDIMM内存模组，高电流电源管理芯片则应用于DDR5服务器较大电流的RDIMM和LRDIMM内存模组。

  公司可为DDR5系列内存模组提供完整的内存接口及模组配套芯片解决方案，是目前全球可提供全套解决方案的两家公司之一。

  PCIe Retimer芯片是适用于PCIe高速数据传输协议的超高速时序整合芯片，这是公司在全互连芯片领域布局的一款重要产品。

  近年来，高速数据传输协议已由PCIe 3.0（数据速率为8GT/S）发展为PCIe 4.0（数据速率为16GT/S），数据传输速度翻倍的同时带来了突出的信号衰减和参考时钟时序重整问题，这样一些问题较大限制了超高速数据传输协议在下一代计算平台的应用场景范围。PCIe 4.0的高速传输问题提高了对优化高速电路与系统互连的设计需求，加大了在超高速传输下保持信号完整性的研发热度。为了补偿高速信号的损耗，提升信号的质量，通常会在链路中加入超高速时序整合芯片（Retimer）。PCIe Retimer芯片已成为高速电路的重要器件之一，主要解决数据中心数据高速、远距离传输时，信号时序不齐、损耗大、完整性差等问题。

  2020年公司研发的PCIe 4.0 Retimer芯片成功量产，该芯片使用先进的信号调理技术来补偿信道损耗并消除各种抖动源的影响，从而提升信号完整性，增加高速信号的有效传输距离，为服务器、存储设备及硬件加速器等应用场景提供可扩展的高性能PCIe互连解决方案。该系列Retimer芯片符合PCIe 4.0基本规范，支持业界主流封装，功耗和传输延时等关键性能指标达到国际领先水平，并已与CPU、网卡、固态硬盘、GPU和PCIe交换芯片等进行了广泛的互操作测试。

  公司的PCIe 4.0 Retimer芯片可应用于NVMe SSD、AI服务器、Riser卡等典型应用场景，同时，企业来提供基于该款芯片的参考设计的具体方案、评估板及配套软件等完善的技术上的支持服务，帮助客户快速完成导入设计，缩短新产品上市周期。PCIe 4.0 Retimer芯片的典型应用场景图示如下：

  2021年第二季度，随着首款支持PCIe 4.0的主流服务器上市，PCIe 4.0相关生态逐步完善，公司自主研发的PCIe 4.0 Retimer芯片已逐步导入部分客户并开始实现规模出货。同时，报告期内公司正在研发PCIe 5.0 Retimer芯片。

  津逮?服务器平台主要由澜起科技的津逮?CPU和混合安全内存模组（HSDIMM?）组成。该平台具备芯片级实时安全监控功能，可在信息安全领域发挥及其重要的作用，为云计算数据中心提供更为安全、可靠的运算平台。此外，该平台还融合了先进的异构计算与互联技术，可为大数据及AI时代的各种应用提供强大的综合数据处理及计算力支撑。

  津逮?CPU是公司推出的一系列具有预检测、动态安全监控功能的x86架构处理器，适用于津逮?或其他通用的服务器平台。报告期内，公司持续更新迭代，推出了更高性能的第三代津逮?CPU产品，旨在满足服务器市场对CPU性能和安全性日益提升的需求。相较上一代产品，第三代津逮?CPU使用先进的10nm制程工艺，支持64通道PCIe 4.0，最高支持8通道DDR4-3200内存，单插槽最大容量6TB。其最高核心数为28核，最高基频为3.1GHz，最大共享缓存为42MB，实现了较大幅度的性能提升。此外，第三代津逮?CPU明显提升了各种标准的加解密、验签、数据完整性等密码应用的运算性能；丰富了内存保护机制，可对不同内存区域或内存全域进行加密保护；内置增强型深度学习加速技术，带来了更出色的人工智能推理和训练能力。该款服务器CPU支持公司独有的安全预检测（PrC）技术，可在公司认证的可信环境中对处理器行为进行安全预检测，以排查预定应用场景下的处理器异常行为，从而保障处理器的安全，非常适合于金融、交通、政务、能源等对硬件安全要求比较高的行业。

  混合安全内存模组采用公司具备拥有自主知识产权的Mont-ICMT?（Montage, Inspection & Control on Memory Traffic）内存监控技术，可为服务器平台提供更为安全、可靠的内存解决方案。目前，公司推出两大系列混合安全内存模组：标准版混合安全内存模组（HSDIMM?）和精简版混合安全内存模组（HSDIMM?-Lite），可为不同应用场景提供不同级别的数据安全解决方案，为各大数据中心及云计算服务器等提供了基于内存端的硬件级数据安全解决方案。

  津逮?服务器平台主要是针对中国本土市场，截至目前，已有多家服务器厂商采用津逮?服务器平台相关这类的产品，开发出了系列高性能且具有独特安全功能的服务器机型。这些机型已应用到政务、交通等领域及高科技企业中，为用户实现了计算资源池的无缝升级和扩容，在保障强劲运算性能的同时，更为用户的数据、信息安全保驾护航。

  公司在研的AI芯片解决方案由AI芯片等相关硬件及相应的适配软件构成，采用了近内存计算架构，大多数都用在解决AI计算在大数据吞吐下推理应用场景中存在的CPU带宽、性能瓶颈及GPU内存容量瓶颈问题，为客户提供低延时、高效率的AI计算解决方案。

  AI芯片是上述解决方案的核心硬件，主要由AI计算子系统、CXL控制器、DDR内存控制器等模块组成，其中AI计算子系统具有较强的可扩展性，包含了DSP Cluster和AI Core Cluster，DSP 支持通用向量计算，AI Core支持矩阵和张量计算。该芯片面向大数据场景下AI的应用进行了针对性设计，集成了AI高性能计算、异构计算、CXL高速接口技术、DDR内存控制技术等有关技术，具有对大容量数据搜索和排序等高效的硬件加速功能，并且兼具数据压缩和数据加解密等功能。

  同时，公司的AI芯片解决方案将支持完善的AI软件生态，能够针对性地对各类AI算法和模型进行软硬件联合深度优化，可支持业内主流的各类神经网络模型，比如视觉算法、自然语言处理和推荐系统等方向，有利于后续软硬件生态建设及市场推广工作。

  （1）互联网领域大数据吞吐下的推荐系统。目前业界常规方案是将推荐系统中“Embedding（向量化）”、“Embedding Search（向量搜索）”两个主要步骤分别交由不同平台计算平台处理，由高算力的GPU、FPGA或ASIC芯片负责“Embedding”部分，由CPU+大数据系统部署“Embedding Search”部分，这种步骤分割，产生大量的数据交换，并且由于硬件的限制，存在搜索效率的瓶颈。公司AI芯片的目标是整合上述两个步骤，同时平衡算力和内存容量，使计算资源和内存得以高效利用，解决系统的效率瓶颈问题。

  （2）医疗领域生物医学/医疗大图片流处理。目前业界常规方案是在CPU中对大图片进行切割, 切割获取的子图通过PCIe接口被传送到GPU进行AI处理；通过多次交互，最终实现一张大图的处理，该方案下同样受到二者之间的接口带宽及其内存的限制。公司的AI芯片可大幅度的提高内存容量，减少甚至无需图片切割，同时CXL接口可以充分的利用cache性能，并直接访问近内存计算模组的 DDR内存，从而提升接口的效率。

  总体来说，公司AI芯片解决方案的目标是在类似上述应用场景下，相较于传统方案，可以为客户提供更有效率、更具性价比的解决方案。

  在AI芯片解决方案的研发过程中，公司自主研发及系统整合了一系列关键的核心技术，攻克了在大数据高性能计算场景下存在的内存墙的技术难点，支持异构多核、高速稳定的互连互通以及与x86软硬件生态的无缝兼容，提升了AI推理计算和大数据吞吐应用场景下的运算效率。其技术先进性大多数表现在：

  （1）AI芯片整体架构采用“基于CXL协议的近内存计算”这一创新的架构，旨在解决数据中心的AI推理计算和大数据融合的业务场景下多方面用户痛点和技术难点；

  （2）AI计算引擎模块为交互计算的异构计算系统，同时融合高速SRAM及自主研发硬件加速器，并兼备灵活的可编程多核异构设计思路，可一起进行处理命令和数据的高速交互，提高了运算效率；

  （3）公司的CXL控制器可实现CPU与AI芯片的高速交互，提供了大容量数据搜索和排序等高效的硬件加速功能，并且兼具数据压缩和数据加解密等特色功能；

  （4）完善的AI软件生态，能够针对性地对各类AI算法和模型进行软硬件联合深度优化，适用于业内主流的各类神经网络模型，并与主流软件框架的完全兼容和无缝对接；

  （5）自研的灵活可多维扩展的高性能计算核心具备模块设计的理念，有利于AI芯片后续不断迭代升级。

  公司是一家集成电路设计企业，自成立以来公司经营模式均为行业里的Fabless模式，该模式下，公司专注于从事产业链中的集成电路设计和营销环节，其余环节委托给晶圆制造企业、封装和测试企业代工完成，由公司取得测试后芯片成品销售给客户。

  在Fabless模式下，产品设计与研发环节属于公司经营的核心，由多个部门参与执行。芯片的生产制造、封装测试则通过委外方式完成，因此公司需要向晶圆制造厂采购晶圆，向封装测试厂采购封装、测试服务。具体地，公司产品的业务流程示意图如下：

  上述流程图中项目提案、市场要求定义、启动会议、初始技术规范、架构设计、模块设计、全芯片设计评审、终版技术规范审议、流片评审、样片验证、可靠性评估、产品特性验证、系统确认、产品提交量产、销售等环节主要由公司完成，其余环节主要由委外厂商完成。

  公司是一家集成电路设计企业，集成电路行业作为全球信息产业的基础，是世界电子信息技术创新的基石。集成电路行业派生出诸如PC、互联网、智能手机、数字图像、云计算、大数据、人工智能等诸多具有划时代意义的创新应用，成为现代日常生活中必不可少的组成部分。移动互联时代后，5G、云计算、AI计算、高性能计算、智能汽车等应用领域的快速发展和技术迭代，正推动集成电路产业进入新的成长周期。

  集成电路行业最重要的包含集成电路设计业、制造业和封装测试业，属于资本与技术密集型行业。根据美国半导体行业协会（Semiconductor Industry Association）的统计数据，2021年全球芯片销量和销售额均创历史上最新的记录，其中销售额达到5559亿美元，同比增长26.2%。根据中国半导体行业协会统计的数据，2021年中国集成电路设计业销售额为4519亿元，较2020年增长19.6%。

  公司基本的产品内存接口及模组配套芯片、PCIe Retimer芯片、津逮?CPU以及混合安全内存模组均应用于服务器，因此，服务器行业的发展状况与公司业务紧密相关。服务器是数据中心的“心脏”，其本质是一种性能更高的计算机，但相较于普通计算机，服务器具有更高速的CPU计算能力、更强大的外部数据吞吐能力和更好的扩展性，运行更快，负载更高。基于全球数据总量的爆发式增长以及数据向云端迁移的趋势，新的数据中心建设热度不减，同时围绕新增数据的处理和应用，云计算、人工智能、虚拟现实和增强现实等数字化的经济方兴未艾，服务器作为基础的算力支撑，从长远来看，整体服务器市场将持续保持高景气度。

  2021年全球服务器市场在需求端呈现供不应求态势，根本原因是疫情反复带动云端、家庭办公和线上服务需求，大型云端企业对服务器采购强劲；但在供给端由于芯片、零部件短缺使供应进度受阻，两种因素叠加使得2021年全球服务器市场同比实现个位数增长，根据IDC的研究报告，2021年全球服务器市场出货量和销售额分别为1,353.9万台和992.2亿美元，同比增长6.9%和6.4%。

  2021年中国服务器市场保持高速增长态势，得益于“数字中国”、“东数西算”等战略的出台，特别是《十四五规划》纲要中，明白准确地提出数字化的经济核心产业增加值占GDP比重将从2020年的7.8%增加到2025年的10%，预计将为中国服务器市场未来几年的发展带来非常大的推进作用，随着国产品牌的竞争实力慢慢地增加，国产品牌的服务器相关这类的产品将在中国服务器市场享受更多的成长红利。根据IDC的研究报告，2021年中国服务器市场出货量和销售额分别为391.1万台和250.9亿美元，同比增长8.4%和12.7%。

  内存模组是当前计算机架构的重要组成部分，作为CPU与硬盘的数据中转站，起到临时存储数据的作用，其存储和读取数据的速度相较硬盘更快。按应用领域不相同，内存模组可分为：1、服务器内存模组，其主要类型为RDIMM、LRDIMM，相较于别的类型内存模组，服务器内存模组由于服务器数据存储和处理的负载能力不断的提高，对内存模组的稳定性、纠错能力及低功耗均提出了较高要求；2、普通台式机、笔记本内存模组，其主要类型为UDIMM、SODIMM。而平板、手机内存主要使用的LPDDR通过焊接至主板或封装在片上系统上发挥功能。

  内存模组行业的发展大多数来源于于技术的更新迭代和计算机生态系统的推动。内存模组的发展有着清晰的技术升级路径，JEDEC组织定义内存模组的组成构件、性能指标、具体参数等，报告期内内存模组已开始从DDR4开始向DDR5切换，DDR5第一子代相关这类的产品已开始量产，同时JEDEC正在制定DDR5第二子代、第三子代产品质量标准。内存模组与CPU是计算机的两个核心部件，是计算机生态系统的重要组成部分，支持新一代内存模组的CPU上市将推动内存模组的更新换代，报告期内支持DDR5的主流桌面级CPU已正式对外发布，已经带动了普通台式机/笔记本电脑DDR5内存模组的上量，因此，未来随着支持DDR5的主流服务器CPU上市，DDR5服务器内存模组渗透率将持续提升。

  全球DRAM行业市场90%以上的市场占有率由三星电子、海力士及美光科技占据，他们也是公司内存接口芯片内存模组配套芯片主要的下游客户。

  内存接口芯片是服务器内存模组的核心逻辑器件，其最大的作用是提升内存数据访问的速度及稳定性，满足服务器CPU对内存模组日渐增长的高性能及大容量需求。

  从2016年开始，DDR4技术的发展进入了成熟期，成为内存市场的主流技术。为实现更高的传输速率和支持更大的内存容量，JEDEC组织进一步更新和完善了DDR4内存接口芯片的技术规格，增加了多种功能，用以支持更高速率和更大容量的内存。在DDR4世代，从Gen1.0、Gen1.5、Gen2.0到Gen2plus，每一子代内存接口芯片所支持的最高传输速率在持续上升，DDR4最后一个子代产品Gen2plus支持的最高传输已达3200MT/s。随着JEDEC组织逐渐完备对DDR5内存接口产品的规格定义，DDR5内存技术正在慢慢地实现对DDR4内存技术的更新和替代。DDR5第一子代内存接口芯片相比于DDR4最后一个子代的内存接口芯片，采用了更低的工作电压（1.1V），同时在传输有效性与可靠性上又迈进了一步。从JEDEC已经公布的相关信息来看，DDR5内存接口芯片已规划了三个子代，支持速率分别是4800MT/s、5600MT/s、6400MT/s，预计后续可能还会有1~2个子代，可见通过不断的技术创新，实现更高的传输速率和支持更大的内存容量将是内存接口芯片行业未来发展的趋势和动力。

  根据JEDEC组织的定义，在DDR5世代，服务器内存模组上除了需要内存接口芯片之外，同时还需要配置三种配套芯片，包括一颗SPD芯片、一颗PMIC芯片和两颗TS芯片；普通台式机、笔记本电脑的内存模组UDIMM、SODIMM上，需要配置两种配套芯片，包括一颗SPD芯片和一颗PMIC芯片。

  目前DDR5内存接口芯片的竞争格局与DDR4世代类似，全球只有三家供应商可提供DDR5第一子代的量产产品，分别是公司、瑞萨电子和Rambus，公司在内存接口芯片的市场占有率保持稳定。在配套芯片上，SPD和TS目前主要的两家供应商是公司和瑞萨电子；PMIC的竞争对手更多，在初期竞争会更复杂。

  PCIe协议是一种高速串行计算机扩展总线年诞生以来，近几年PCIe互连技术发展迅速，传输速率基本上实现了每3-4年翻倍增长，并保持良好的向后兼容特性。PCIe协议由PCIe 3.0发展为PCIe 4.0，传输速率已从8GT/s提升到16GT/s，到PCIe 5.0、PCIe 6.0，传输速率将逐步提升到32GT/s、64GT/s。随着PCIe协议传输速率的快速提升，并依托于强大的生态系统，平台厂商、芯片厂商、终端设备厂商和测试设备厂商的深入合作，PCIe已成为主流互连接口，全方面覆盖了包括PC机、服务器、存储系统、手持计算等各种计算平台，有效服务云计算、企业级计算、高性能计算、AI和物联网等应用场景。

  然而，一方面随着应用持续不断的发展推动着PCIe标准迭代更新，速度不断翻倍，另一方面由于服务器的物理尺寸受限于工业标准并没有很大的变化，导致整个链路的插损预算从PCIe3.0时代的22dB增加到了PCIe 4.0时代的28dB, 并进一步增长到了PCIe 5.0时代的36dB。怎么样才能解决PCIe信号链路的插损问题，提高PCIe信号传输距离是业界面临的重要问题。

  一种思路是选用低损PCB，但价格高昂，仅仅是主板就可能会带来较大的成本增加，而且并不能有效覆盖多连接器应用场景；另一种思路是引入适当的链路扩展器件如Retimer，使用PCIe Retimer芯片，采用模拟信号和数字信号调理技术、重定时技术，来补偿信道损耗并消除各种抖动的影响，从而提升PCIe信号的完整性，增加高速信号的有效传输距离。

  因此，PCIe Retimer芯片作为PCIe协议升级迭代背景下新的芯片需求，其主要解决数据中心、服务器通过PCIe协议在数据高速、远距离传输时，信号时序不齐、损耗大、完整性差等问题。相比于市场其他技术解决方案，现阶段Retimer芯片的解决方案在性能、标准化和ECO支持等方面具有一定的比较优势，未来根据系统配置，Retimer芯片可以灵活地切换PCIe或CXL模式，更受用户青睐。

  而随着传输速率从PCIe 4.0的16GT/s到PCIe 5.0的 32GT/S，再次实现翻倍，Retimer芯片技术路径的优势越来越明显，Retimer芯片的需求呈“刚性化”趋势。有研究预测，到PCIe 5.0时代，PCIe Retimer芯片有望为行业主流解决方案。

  报告期内AI行业和市场继续加快速度进行发展，除了传统的监控和互联网等业务，AI应用在医学、商业领域的新应用持续不断的增加。而AI算法在自然语言处理（NLP）任务上的进步也推动了机器翻译、人机对话、智能文本分析等应用的推广。同时，由AI应用所带动的AI硬件市场也以两位数的年增速在一直增长。现阶段，按基本功能划分，AI芯片可分为训练芯片和推理芯片；按技术路径划分，AI芯片可分为GPU、FPGA、ASIC芯片；从终端应用场景来看，除了传统的视频监控和互联网等业务，AI芯片在医学、商业领域的新应用不断增加。

  目前AI应用仍然处于算法快速迭代、对算力要求逐步的提升的阶段，包括GPU、AI加速卡、CPU、FPGA在内的各类AI硬件也在迭代发展。客户最关注的是单位价格带来的AI算力规模及其功耗成本。数据中心的AI硬件部署目前仍然以GPU为主，但近两年来各类AI专用的训练、推理硬件慢慢的开始规模部署，并在相应场景下展现出功耗、性能、成本等方面的优势。